PC133:

Dynamic Random Access Memory（ダイナミック・ランダム・アクセス・メモリ、DRAM、ディーラム）は、コンピュータなどに使用される電子部品の一つで、キャパシタ（コンデンサ）に電荷を蓄えることにより情報を記憶する。RAMの一種。

コンピュータの主記憶装置やデジタルテレビやデジタルレコーダー、デジタルカメラなど多くの情報機器の記憶装置に用いられる。DRAMは電源供給が無くなると記憶情報も失われる揮発性メモリであるために、長期記録の用途には向かず、情報処理過程の一時的な作業記憶の用途に用いられる。

名称

キャパシタに蓄えられた電荷によって情報が記憶されるが、この電荷は時間とともに失われるために常に電荷を更新し続けなければならず、この「常に動き続ける」という特徴から「ダイナミック」（動的）という名前が付けられた。

ニュースなどでは「記憶保持動作が必要な随時書き込み読み出しできる半導体記憶回路」などの長い名前で紹介される事がある。

現在では記憶セルがDRAMセルの構造で、インターフェースがSRAMと同じ疑似SRAMもある。

歴史

DRAMの登場以前は、1つのフリップ・フロップ回路によって "1" か "0" の状態（1ビット）を記憶するために2-6個のトランジスタが必要とされる、今でもスタティック・メモリーとして知られる記憶素子がコンピュータの一時記憶用メモリとしての主流を占めていた。

1ビットを保持するのに必要な回路規模を小さくすることで集積度を上げ、シリコンチップ当りの記憶容量を増やすために、記憶素子をコンデンサで作りメモリーセル・アレイの周囲の回路でコンデンサの電荷が失われる前に充電しなおすものとして構想された。スタティック・メモリーと比べれば、周囲の回路が余分に必要とされるが、個別のメモリーセルは1つのトランジスタと微小なコンデンサで済むので全体の回路規模は小さくなった。

米ザイログ社が作ったCPUのZ80では、このDRAMのリフレッシュ動作専用の7ビットカウンタ（Rレジスタ）が内蔵されていて、プログラムとは別にDRAMへのメモリーアクセスが自動的に行なわれた。

DRAMのメモリセル回路
1.ビット線 2.ワード線 3.FET 4.キャパシタ 5.ビット線の浮遊容量

構造

動作原理

コンデンサとも呼ばれるキャパシタに電荷を蓄え、この電荷の有無によって1ビットの情報を記憶する。電荷は漏洩しやがて失われるために1秒間に数回程、列単位でデータを読み出して列単位で再び記録し直すリフレッシュが絶えず必要となる。この煩雑な動作はたとえ外部から読み出しの必要が無くとも記憶保持の間は常に必要である。

メモリセル構造

DRAMの内部回路は、各1つずつのキャパシタと電界効果トランジスタ（FET）から構成される「メモリセル」の部分と、多数のメモリセルが配列したマトリックスの周囲を取り巻く「周辺回路」から構成される。

DRAMの集積度を上げるにはメモリセルを出来るだけ小さくすることが有効であるため、キャパシタとFETを狭い場所に詰め込むさまざまな工夫が行なわれている。

8F²のセル構造概略
現在一般的なDRAMのセル構造でキャパシタとトランジスタは横に並んで位置する。
1.ワード線 2.ビット線 3.キャパシタ 4.1つのセルの大きさ

4F²のセル構造概略
開発中のDRAMのセル構造　キャパシタとトランジスタは縦に重ねられている。
1.ワード線 2.ビット線 3.キャパシタ 4.1つのセルの大きさ 5.キャパシタ 6.ソース 7.チャンネル 8.ドレイン 9.ゲート絶縁膜

各々のメモリセルはキャパシタ1個とスイッチ用のFET 1個から構成される。記憶セルは碁盤の目状に並べて配置され、横方向と縦方向にワード線とビット線が走っている。記憶データは、メモリセルのキャパシタに電荷がある場合は論理 "1"、無い場合は論理 "0" というよう扱われており、1つのメモリセルで1ビットの記憶を保持している^[1]。

メモリセルの動作

ワード線に電圧がかけられるとメモリセルのFETはキャパシタとビット線との間を電気的に接続するように働く。このため、キャパシタに電荷があれば、ワード線の電圧によってFETはキャパシタとビット線を接続し、キャパシタからビット線を通じて電荷が移動し、ビット線に接続されたセンスアンプによって微弱な電位が読み取られて論理 "1" が判別される。キャパシタに電荷がなければ、ビット線にはそれ自身の寄生容量（浮遊容量）による電荷以外は現れず、センスアンプは入力として低い電位を読みるために論理 "0" が判別される。

キャパシタに電荷を溜める動作時でも、電荷の移動方向が逆になる他は、読み出しと同じである。論理 "1" の1ビットのデータを記憶する場合を考えると、ワード線の電圧によってFETはキャパシタとビット線を接続し、ビット線を通じて電荷がキャパシタ移動し充電される。その後、ワード線の電圧がなくなってFETでの接続が断たれても、キャパシタ内には電荷がしばらくは残るのでその間は論理 "1" の状態が保たれる。論理 "0" の1ビットのデータを記憶する場合はより単純である、記憶前には常に読み出し動作が行なわれるので、キャパシタ内には電荷がない状態である。ワード線の電圧によってFETはキャパシタとビット線を接続するが、論理 "0" ではビット線に加えられる電圧は低くビット線を通じたキャパシタへの電荷の移動は行なわれず充電されない。その後、ワード線の電圧がなくなってFETでの接続が断たれても、キャパシタ内は電荷がないままなので論理 "0" の状態となる^[1]。

メモリセルの微細化

SRAMのメモリセルが6個のトランジスタ（あるいは4個のトランジスタと2個の抵抗）で構成されていてプロセス微細化によるスイッチング速度向上がアクセス速度を向上させているのに対して、DRAMではメモリセルにあるキャパシタとスイッチング・トランジスタに存在する寄生抵抗による時定数回路が存在する為プロセスの微細化やトランジスタのスイッチング速度向上はメモリのアクセス速度向上にさほど寄与しない。キャパシタの容量を小さくすれば高速化できるがキャパシタの情報を正しく読み取れない恐れが出る。微細化によってキャパシタを作りこめる面積が小さくなったのを補う為に、キャパシタとFETを立体的に配置して容量不足を補うようにしている。

記憶セルの構造から、DRAMはスタック型とトレンチ型に分類される。スタック型はキャパシタ構造体がスイッチング・トランジスタの上方にシリコンを堆積させて作る。トレンチ型はシリコン基板に鋭い溝を堀りスイッチング・トランジスタの下にキャパシタ構造体を作る。連続したプロセスの過程でキャパシタ構造体を作れるスタック型に比べ、トレンチ型は溝を深く掘るエッチング工程が不連続であり、かつては生産性の上でスタック型が優位とされていた。しかし微細化によってキャパシタの容量を確保するにはスタック型は工程を何度も重ねなければならない為に、両者の生産性は拮抗しつつある。トレンチ型では微細化、量産性に限界がありトレンチ型を生産していたメーカーもスタック型へ移行しつつあり、主流となっている。

TFT 液晶ディスプレイと同じく点欠陥が問題となるが、半導体メモリの場合はメモリセルの空間的な場所は問題とならない。従って欠陥セルのあるカラムは、メモリセルアレイの端にある、冗長領域に論理的に割当てられ、ICチップは良品として出荷され製品コストの上昇が抑えられている。この技術は半導体メモリ一般に利用されている。

これまでは8F²（Fは最小加工寸法）が主流だったが、6F²が主流となりつつある。将来的には4F²が導入される見通しである。

メモリセルアレイと周辺回路

メモリセルはワード線とビット線で作られるマトリックス状に配置され、多数のメモリセルによってメモリセルアレイが作られる。ビット線の寄生容量が読み出し時の精度を制限するために余り長く出来ず、メモリセルアレイの大きさには上限がある。メモリセルアレイの周辺にはワード線とビット線を制御してデータの書き込み／読み出し／リフレッシュを行ない、外部と信号をやり取りする周辺回路が備わっている。

データの読み出しをする時には、ワード線で指定される1列分のデータをビット線の数だけ用意されたセンスアンプで同時に読み出し、その中から必要とするビットのデータを読み出す。読み出し動作によってキャパシタの電荷は失われる（破壊記憶）ので、ワード線で指定したまま直ちにこの1列分のデータをビット線に流して記憶セルに書き戻し（プリチャージ）、読み出しは完了する。

データの書き込みは、読み出し時の動作とほぼ同じで、ワード線で指定される1列分のデータをビット線の数だけ用意されたセンスアンプで同時に読み出し、その中から書き込みするビットのデータを書き換えてから、ワード線で指定したまま直ちにこの1列分のデータをビット線に流して記憶セルに書き戻し、書き込みは完了する。

リフレッシュ動作においても、外部に信号を出力しない点を除けば読み書きの動作時と同様に、1列分のデータを読み出し再び書き戻している。

メモリセルアレイの周辺にはセンスアンプの他にもラッチ、マルチプレクサ、外部との接続信号を作る3ステート・バッファが取り巻いている。

各々のメモリセルアレイは1ビット分の記憶領域として使用され、いくつかあるアレイをチップのデータ幅に合わせて組み合わせて使用している。メモリモジュールの入出力幅の拡大に合わせて、チップ単体で8ビットや16ビット幅を持つ製品が多い。

データアクセスの方法

DRAMの記憶セルを指定するためのアドレスデータ線は、行アドレスと列アドレスとで共通になっていて、行アドレスと列アドレスを時分割で設定するようになっている。メモリの番地のうち、行アドレスは上位ビットの部分に割り当て、列アドレスは、下位ビットに割り当てて使用する。アドレスデータ線にどちらのデータが加えられているかを区別するために、RAS (row address strobe) およびCAS (column address strobe) と呼ばれる信号を用いる。行アドレスデータを確定した状態でRAS信号をアクティブにすることで、RAS信号の変化点での状態を素子に行アドレスとして認識させる。RAS信号がアクティブな状態のまま、引き続き列アドレスデータに切り替えて、CAS信号をアクティブにし、CAS信号の変化点での状態を素子に列アドレスとして認識させ、必要とするアドレスのデータにアクセスを完了する。

データアクセスの高速化のため、同じ行アドレスで列アドレスが違うデータを次々に読み書きする方法が考案されており、これをページモードと呼ぶ。

ページモードは高速ページモード (fast page mode)、そしてEDO(extended data out、EDO DRAM)と進化し、現在はsynchronous DRAM (SDRAM) と呼ばれる、行アドレス内容を同期転送（バーストモード）で高速に入出力する機構を搭載した物が主流となっている。全く工夫のないDRAMでは100nsec以上かかっていた物が、最新のDRAMでは2.5nsec前後まで高速化されている。ただし、列・行アドレス共に指定してセットアップ・プリチャージの時間を含むアクセスタイム自体は、それほど短縮されていない。この10年間で1/3程度高速化されただけである。

また、読み込みと書き込みを全二重で行う事ができるDual Port DRAMがある。PC用途ではヘテロジニアス（異種）であるCPU-GPU間共有メモリに用いられたり、あるいは全く互換性のないマルチプロセッサ構成のPCやワークステーション、PCI-PCI間メモリ転送デバイスなど様々な用途に使われる。このメモリの歴史は古く、アクセスタイムの向上以外は主だった変化はない。最も多い使用用途はVRAMであろう。この用途もそう大きく変化していない。

リフレッシュ

記憶セルに蓄えられた電荷は、素子内部の漏れ電流によって徐々に失われていき、電荷の無い状態との区別が困難になってくる。そこで、定期的に電荷を補充する操作が必要となり、この操作をリフレッシュと呼ぶ。リフレッシュは1行単位で同時にアクセスすることで実施され、規定された時間内（数十ミリ秒程度）に素子内の全ての行について行わなければならない。

コンデンサ・メモリーの元祖であるABCマシンではジョギングと呼ばれた。リフレッシュという用語は米インテル社によって付けられた。

リフレッシュアドレス指定方法

リフレッシュを行う行アドレスを指定するには、次のような方法がある。

リフレッシュのタイミング

ソフトエラー

前述の通り、データは各記憶セルのキャパシタの電荷の形で記憶されるが、宇宙線などの放射線がキャパシタに照射されると、電荷が失われ、データが書き換わってしまう現象が発生する。これをソフトエラーと呼び、高エネルギーの放射線を常に浴びる可能性のある宇宙航空分野はもとより、地上の日常的な環境に於いても発生し、コンピューターが偶発的に異常を来す原因ともなる。また、近年の大容量、高集積化に伴ってキャパシタが小型化し、容量が小さくなった（即ち蓄えられる電荷が少なくなった）ことにより、この影響は無視できないものとなりつつある。

宇宙線のような高エネルギー放射線でなくとも、可視光線の光子でも同様の現象が発生する。通常のDRAMは樹脂製のパッケージによって遮光されているため、実際の問題とはならないが、この現象を応用しチップに光を当てられるようにすることで、画像素子として応用した製品も存在した^[2]。

磁気コアに代わるメモリとしてDRAM製造に着手した米インテルは、ダイの状態では問題が無いのにパッケージにするとソフトエラーが多発する問題に遭遇し、原因を追及し、パッケージのセラミックスにアルファ線を放出する物質が含まれている事をパッケージ製造元である京セラと共に突き止めた。インテルはこの現象を京セラに極秘にするよう要請し、DRAM用パッケージは京セラが作った特注パッケージを使用した。インテル自身がインテル・１と呼ぶ半導体巨大企業へ発展する第一歩はソフトエラーの秘密によって市場から競合メーカーを追い出す事によって始まったとされる。^[3]

種別

1970年に米インテル社が世界最初のDRAMの「1103」を発売してから、多くの種類のDRAMが市場に登場している。各DRAMの種別名称ではSD-RAMのような横棒の有無で迷うが、以下では横棒は省いて示す。

初期DRAM

1970年代から1980年代の初期にかけてのDRAMは、広範に採用された動作規格などが存在せず、DRAM製品ごとに細かな仕様を確認する必要があり、また、2008年現在では一般的になっているDIMMのようなメモリーモジュール形状での実装は少数派で、多くが単体のDIPを8個や16個など複数を個別にDIPソケットへ挿入実装していた。この時に採用されたRAS/CAS信号やセンスアンプといったDRAMの基本的な回路構成と、微小なキャパシタに記憶して繰り返しリフレッシュ動作を行なう、といった動作原理は21世紀の現在も最新型DRAMの基本技術に継承されている。

高速ページモード付きDRAM

いくつかの連続するアドレスの読み出し時に高速化するための工夫を加えたDRAMである。通常のDRAMの読み出し時にはRAS信号によってロウアドレスを与え、CAS信号によってカラムアドレスを与える動作をそれぞれのメモリー番地に対して繰り返し与えるが、記憶領域へのアクセスは連続する傾向が強く、連続する番地ごとにロウとカラムを与えるのではなく、直前のロウアドレスと同じ場合にはロウを与えずにカラムアドレスだけを変えて与えることで、メモリ番地の指定時間を短くすることで高速化をはかっていた。高速ページモード付きDRAMでも従来のロウとカラムをすべて個別に与える動作が保証されていた。 21世紀の現在はほとんど使用されていない。

EDO DRAM

それ以前のDRAMでは、データ読み出し時にデータ出力信号が安定出力されてから、次のカラムアドレスを与えることが出来るのに対して、EDO DRAM（Extended Data Output DRAM）ではデータ出力線にデータラッチを設けることで、データ出力のタイミングと次のカラムアドレスの受付タイミングとをオーバーラップしている。Pentiumなどの66MHzのCPUではウェイト数を高速ページモードの2クロックからEDOの1クロックへと高速化できた。21世紀の現在はほとんど使用されていない。

BEDO DRAM

BEDO DRAM（Burst EDO RAM）と呼ばれるDRAMでは、内部に2ビット分の2進カンウンタを持っており、最初に入力されたカラムアドレスの値を使って1を3回加えることで続く3回分の連続するアドレスを作り出し、CAS信号の遷移にあわせて合計4回の連続するデータ読み出しを行なうものであった。Pentiumではこのための専用回路が備わっていたため、最速ではウェイト数を0クロックに出来、アクセス時間52nsでページモードサイクル時間15ns品のBEDO DRAMを66MHzのPentiumで使用すれば、4つのウェイト数は5-1-1-1というクロック数でバースト転送が行なえるとされたが、DRAMコントローラやチップセットの対応が無く、普及しなかった。

SDRAM

SDRAM（Synchronous DRAM、シンクロナス・ディーラム、エスディーラム）は、外部クロックに同期してカラムの読み出し動作を行なうDRAMである。2008年の現在は最新コンピュータではあまり使用されず、それほど高速動作が求められない組み込み用途で使われることがある。外部クロックに同期することで、DRAM素子内部でパイプライン動作を行い、外部のバスクロックに同期してバースト転送することにより、0ウェイトでの出力アクセスを可能とし、外部バスクロックがそのまま使用できる為に回路設計も容易となった。登場した当初は同期クロックはIntel製CPUのPentiumに合わせて66MHzであったが、やがてPentium IIやAMD製CPUのK6-2に合わせてPC100 SDRAMと呼ばれる規格で100MHzとなり、2000年のIntel製のPentium III用新チップセット出荷に合わせてPC133 SDRAMが本格的に使用された。パーソナルコンピュータでの使用では多くがDIMMでの実装となっていた。

Direct RDRAM

Direct RDRAMとは米Rambus社が開発した高速DRAM用のバス信号と物理形状の規格のことである。他のDRAMのようにRAS/RASなどの制御信号線によって読み出し/書き込み動作を指示するのではなく、Direct Rambusというバス上に16ビットか18ビットのデータ、アドレス、コマンドをパケット形式でやり取りする。RIMM（Rambus In-line Memory Module）と呼ぶモジュールも規定していた。リフレッシュ機能が内蔵されている。任天堂のゲーム機Nintendo 64で同種のメモリーが採用され、パーソナルコンピュータへの採用も図られたが、バスの技術設計に高額なライセンス使用料を払い、Direct RDRAMコントローラを初めとする周辺回路やDirect RDRAMチップそのものの高価格によって、民生用途ではコスト競争力が無かったために、一部のサーバー機にのみ採用されるに留まり、PCでの主記憶用半導体の次の主役はPC133 SDRAMとDDRに移った。

DDR

DDRはDDR SDRAM（Double Data Rate SDRAM）のことであり、SDRAMの動作を2008年現在はPCの主記憶用半導体ではDDR2が最も一般的に採用されている規格である。内部のメモリセルアレイの読み出し/書き込み時に2ビットや4ビット、8ビット分のセルを一度にアクセスして、データバスとの入出力前にそれぞれを切り替えて直列並列変換を行なっている。パーソナルコンピュータでの使用ではほとんど全てがDIMM（Dual Inline Memory Module）での実装となっている。

SDRAMでの同期クロックの立ち上がりと立ち下り時にデータ入出力を確定するのでSDRAMに比べて2倍のデータ転送速度となる。データ転送の動作周波数は200MHz、266MHz、332MHz、400MHz。電源電圧は2.5Vから2.6Vが多い。184ピンDIMM。

DDRでの同期クロックを2倍に高めそれぞれの立ち上がりと立ち下り時にデータ入出力を確定するのでSDRAMに比べて4倍のデータ転送速度となる。

動作周波数は400MHz、533MHz、667MHz、800MHz、1067MHzの5種類があり、単体での半導体パッケージの容量では128Mビットから2Gビットまでの2倍刻みで5種類がある。電源電圧は1.8V。240ピンDIMM。

2008年の内には、市場の主力はDDR2-667からDDR2-1067へ移行すると見積もられており、2006年からパーソナルコンピュータに採用されてきた経緯から、そろそろ2009年頃には次の規格であるDDR3に移行する可能性がある。

DDRでの同期クロックを4倍に高めそれぞれの立ち上がりと立ち下り時にデータ入出力を確定するのでSDRAMに比べて8倍のデータ転送速度となる。動作周波数は800MHz、1066MHz、1333MHzの3種類があり、単体での半導体パッケージの容量では512Mビットや1Gビット、2Gビットのものが多い。電源電圧は1.5V^[4]。

他のDRAM

グラフィック用途でのDRAMとして書き込みと読み出しが同時平行で行なえるようになっている。今でも高性能グラフィック回路で使用される。

日本のNECが開発したもので、内部にチャンネルを設けてメモリーセルと入出力部との伝送速度を高める工夫がなされたが、普及しなかった。

DRAM業界

DRAM業界を含むメモリー半導体製造業界は黎明期の1970年代以降は、他社との技術的な差別化の余地が比較的少ないものとなり、メモリー半導体を製造するメーカーは半導体製造装置メーカーと共に、一部は既にCPU等で開発された最先端技術に基づく半導体製造装置を開発して購入することで、生産工場を整えることになっている。メモリー半導体のメーカー自身が新規の独自技術を開発することは比較的少なく、半導体を高い生産性で量産するための工夫と経験が各社の差別化での大きな要素となっている。「半導体製造装置を買える程の投資資金があれば誰でもメモリーメーカーとして起業できる」とは、あまりにも極論であるが、世界的にはほとんど同種の半導体製造装置が各社の生産ラインに並んでいる事実が示すように、製造装置での技術的な差異は少ない。

今ではメモリー半導体メーカー各社は新しいWindows OS製品の登場時のようなパーソナルコンピュータの需要拡大期に合わせて量産体制を拡大したりしているが、過去には「シリコンサイクル」と呼ばれる半導体業界の景気の好不況の循環を主導してきた。パーソナルコンピュータの需要拡大等でメモリー製品が不足すると価格は上昇する。上昇した価格と旺盛なメモリ製品への需要に基づいて将来への投資といった経営判断を下し、生産設備への拡大投資を決定する。1社が生産設備の拡大を行なうだけでなく、ほとんど全てのメモリーメーカーが生産設備を拡大するので、生産ラインが完成して量産に移行する頃には需要拡大は既に終わっており、各社の生み出す大量のメモリー製品がほとんど同時期に市場にあふれて価格は暴落する。こういったサイクルを過去に数回繰り返してきたため、日本の総合家電メーカーのように多くの企業が既に半導体ビジネスから撤退しており、21世紀の現在では過去の失敗から学んだ企業が、将来需要予測へ細心の注意を払いながら設備投資を行なっているためにシリコンサイクルはなくなっている。

世界のDRAMシェア 2008年第1四半期
グループ別に色分けした。

上位5社が世界の市場の8割以上を占めている。コスト競争力の乏しい下位の会社は撤退、吸収が予想される。微細化に伴い露光装置の導入費用がさらに高くなる為、資金面での競争力の差が顕著になり、世界的な再編が始まりつつある。現在は4グループに分かれている。

DRAMの価格は主力の1Gbit品では2007年の1年間に80％程も低下し、全てのDRAMメーカーが大幅な赤字となった。DRAMの世界市場規模も2007年の310億ドル強から、2008年は250億ドル程に低下するとの予想もあり、既に半導体業界では珍しい生産量の調整が始まっているという情報もある[1]。

PC133

目次

名称

歴史

構造