集積回路:

LSIはこの項目へ転送されています。企業についてはLSIコーポレーションを、エレン・フルマン発明の長弦楽器についてはエレン・フルマンをご覧ください。

SOPパッケージに封入された標準ロジックICの例

集積回路（しゅうせきかいろ、Integrated Circuit、IC）は、特定の複雑な機能を果たすために、多数の素子を一つにまとめた電子部品である。主に半導体で構成された電子回路が複数の端子を持つ小型パッケージに封入されている。

概要

20世紀中頃に考案され、半導体製造技術の進歩により急速に回路規模と性能が向上してきた。現代のさまざまな電子装置で使用する電子回路は、増幅器や演算器といった単位ではすでに回路構成が決まっており、わざわざ個別の抵抗やコンデンサ、トランジスタを1つずつ組み立てる事は、あまりにも効率が悪く、かさばり、故障の原因にもなる。ある程度複雑な、または高度に複雑な回路を一度に作る技術の成果が集積回路であり、現在のコンピュータやデジタル機器を支える主要な科学技術のひとつである。

ウェハーと呼ばれる薄い半導体基板の上に微細な素子や配線などの像を光学写真技術によって写し込み、その像を保護マスクとして半導体基板を溶かしたり上塗りしたりを10～数10回繰り返し、1つのダイ（Die）を作りあげる。ダイはウェハー上に同じものが数10～数100個作成され、良品テストの前後に1つずつ切り離される。良品がサブストレートやリード・フレームに載せられ、ボンディング・ワイヤーやフリップチップの直接接続によって外部端子との配線が行なわれた後、プラスチックやセラミック、金属缶で出来たパッケージに封入され、動作テスト後に出荷される。以上がモノリシック集積回路の製造概略だが、ハイブリッド集積回路では、複数のダイまたは1つのダイといくつかの単体の受動部品といった組み合わせで1つのパッケージに収められたものである。

古くは「ソリッドステート・サーキット」（固体回路）といわれ、電子部品の世代で言えば、真空管、トランジスタ、IC=集積回路、LSI、超LSIという順番の後半部分が集積回路である。また、トランジスタを含めて抵抗、コンデンサ、コイル、など単体での部品を「ディスクリート」と呼ばれる。

内部の素子の接続法による分類

モノリシック集積回路

モノリシック集積回路（monolithic IC）は1枚の半導体基板上に、トランジスタ、ダイオード、抵抗器などの回路素子を形成し、素子間をアルミニウムなどの蒸着によって配線した後、数mm～10数mm角の小片に切り出したものである。組み立て工数が少ないため安価である。

シリコン（Si、珪素）単結晶基板上に平面状に構成するトランジスタ（プレーナ型トランジスタ）を発展させたものである。製造プロセスの進歩により1990年代からアナログ・デジタル混在回路にも用いられるようになった。

ハイブリッド集積回路

マルチチップモジュールともいい、複数の半導体基板を内蔵したものである。組み立て工数が多いため価格が上昇する。違った製造プロセスを使用した素子を搭載することや、半導体基板を立体的に配置し実装面積を小さくすることが可能である。

プリント基板製造技術を用い、セラミック基板やエポキシ樹脂基板上に配線パターンを形成し、個別部品のトランジスタ、抵抗、コンデンサなどを半田付けして作るもの（ハイブリッド集積回路）や、複数の半導体基板を金属線で直接配線したもの（マルチチップモジュール）がある。

制御回路が一体化された大電力の増幅回路やスイッチング回路（インテリジェントパワーモジュール）や、高密度実装が要求される携帯機器・自動車・航空機・軍事用、集積回路同士の距離が演算速度に影響を与えるスーパー・コンピュータやメインフレーム・コンピュータなどに用いられる。メインフレーム・コンピュータやスーパー・コンピュータで使われるマルチチップモジュールは100層を超えるセラミック基板を焼結生成した非常に高度な立体回路を構成している。プリント基板においてもビルドアップと呼ばれる、複数の多層基板を貼りあわせて回路を構成する技術が開発されているため、ハイブリッド集積回路の多層化製品とプリント基板の多層化製品の境目は無くなっている。

規模（集積度）別分類

モノリシック集積回路では、チップに集積する素子数の規模を表す分類名が使われることがある。

製造技術の進化に伴う高集積化の進展に合わせて、新たな名称が付けられたが、規模の違いが使用方法に差異をもたらすものではないので、次第に廃れて行った。現在では「LSI」以外はほとんど使われなくなっている。

パッケージ

歴史

ICの誕生

最初に集積回路を考案したのはレーダー科学者ジェフリー・ダマー(1909年生まれ)であった。彼は英国国防省の王立レーダー施設で働き、1952年5月7日ワシントンD.C.でそのアイデアを公表した。しかし、ダマーは1956年、そのような回路を作ることに失敗した。

この二社は特許優先権委員会においてどちらの特許が有効であるかを争った。争点となったのは、キルビーの特許において集積回路内の各素子をつないでいた配線である。キルビー特許では、素子をつなぐ配線はゲルマニウム基板から浮いて空中を飛んでいたのである。一方ノイスの特許では配線はシリコン基板上にプリントされており、現在の集積回路と同じ構造だった。この争いはキルビーの特許出願から10年10ヶ月を経て決着し、ノイスの勝利が確定した。しかし、その勝利はすでにほとんど意味がなかった。1966年、テキサス・インスツルメンツとフェアチャイルドセミコンダクターを含む十数社のエレクトロニクス企業が集積回路のライセンス供与について合意に達していたからである。

キルビーとノイスは後に、ともに国民栄誉賞を受け、同時に全米発明家の栄誉の殿堂入りをした。

SSI、MSI、LSI

初期の集積回路はごくわずかなトランジスタを集積したものであった。これをSSIと呼ぶ。SSIは航空宇宙分野のプロジェクトで珍重され、それによって発展した。ミニットマンミサイルとアポロ計画は慣性航法用計算機として軽量のディジタル・コンピュータを必要としていた。アポロ誘導コンピュータは集積回路技術を進化させるのに寄与し、ミニットマンミサイルは量産化技術の向上に寄与した。これらの計画が1960年から1963年まで生産されたICをほぼ全て買い取った。これにより製造技術が向上したために製品価格が40分の1になり、それ以外の需要が生まれてくることになった。

次の段階のMSIは1960年代終盤に登場した。SSIに比較して価格は高いものの、より複雑なシステムを生産する際に回路基板を小さくして組み立てコストを低減するなど数々の利点が魅力となった。そのような経済的利点によりさらにLSIが1970年代中盤に開発される。LSIはコンピュータのメインメモリや電卓の部品として大量生産されるようになった。

VLSI

1980年代になるとVLSI（Very Large Scale Integration）が開発され始める。これによりCPUさらにはマイクロプロセッサ全体がひとつの集積回路上に製作されるようになった。1986年、最初の1メガビットRAMが登場した。これは100万トランジスタを集積したものである。1994年に製造されたマイクロプロセッサは300万個以上のトランジスタが集積されている。VLSIチップはCMOS技術の設計ルールの規格化によって製造技術が広く普及した。

ULSI、WSI、SOC

さらなる複雑化を表す言葉としてULSI(Ultra-Large Scale Integration)が提案されているが、VLSIとULSIの間には技術的飛躍は何もない。単に(マーケティング)上チップの複雑さを強調したい場合にULSIという用語が使われる。最高の集積技術としてWSI(wafer-scale integration)がある。これはコンピュータ全体(複数のプロセッサとメモリ)を切断していないウェハー上に集積するものである。1980年代にこの手法を実際に商用化しようとしたが失敗している。その主な原因は不良トランジスタを限りなくゼロに近づけないと完全動作する製品ができない点にあった。そして、現在のところWSIの実用化の優先度は高くない。WSIは商業的には失敗したが、半導体技術の進歩により新たにSoC(System-on-Chip)が試みられるようになってきた。このアプローチは、従来別々のチップで構成されていたコンポーネントをひとつの集積回路に載せるものである。例えば、メモリとマイクロプロセッサと周辺機器インターフェースとI/O制御とデータ変換器などをひとつのチップに集積するのである。

なお、ウエハースケールチップは「高額であっても良品が1～2個でも取れれば良い」用途では健在である。同じものを大量生産しない人工衛星や天体観測望遠鏡のイメージング素子ではウエハ一面に隙間無く光電素子を並べた物が作られている。複数の素子をつなぎ合わせて作ると歪みや隙間が生ずるというデメリットがあり、それを解決できるメリットに重きを置いたものである。チップ1枚の価格はいまの所公開されていないが、例としてマスクROM製造の半導体ラインを1ロット分動かす為に1000～2000万円かかる事から、それを上回る大変高価な物になるだろう。

プロセス

半導体製造における上流の製造工程を指すプロセスとは非常に多岐に渡る技術の集大成である。思いつくだけでも光学技術、精密加工技術、真空技術、統計工学、プラズマ工学、無人化技術、微細繊維工学、高分子化学、コンピュータ・プログラミング、環境工学などがあげられる。 1990年台のDRAM製造では500種類の技術により1000を超える工程によって作られている。この半導体プロセスの進化が、現在の集積回路における進化をほぼ支配している。

プロセス・ルール

プロセス・ルールとは、集積回路をウエハに製造するプロセス条件をいい、最小加工寸法を用いて表す。プロセス・ルールに応じて、デザイン・ルールには、回路をレイアウトするために素子や配線の寸法を規定している。

プロセス・ルールは、マスクからウエハに回路を転写するフォト工程の光学分解能や、エッチング工程の寸法変換差の改善などで、更新されてきた。プロセス・ルールの将来予測は、ムーアの法則を引用されることが多い。

通常、最小加工寸法はゲート配線の幅または間隔である。ゲート配線幅が狭くできれば、金属酸化物電界効果トランジスタ（MOS-FET）のゲート長が短くなるから、ソースとドレインの間隔が短くなり、チャネル抵抗が小さくなる。したがって、トランジスタの駆動電流が大きくなり、高速動作が期待できる。このため、プロセス・ルールは、高速化を期待して、ゲート長のことを指す場合もあるがどちらかというと少数派。特にDRAMプロセスでは、ゲート長はゲート配線の最小寸法を使わない場合があるし、拡散層とメタル層を導通させるコンタクトの径が最小加工寸法の場合もある。つまり、プロセス・ルールは、製造上の技術的な高度さや困難さを示す数値として理解するべきである。

プロセス・ルールが半分になれば、ダイの外部配線部を除けば、同じ面積に4倍のトランジスタや配線が配置できるため、同じトランジスタ数では4分の1の面積になる。ダイ面積が4分の1に縮小できれば1枚のウエハから取れるダイが4倍になるだけでなく、歩留まりが改善されるためさらに多くのダイが取れる。トランジスタ素子が小さくなればMOS-FETのチャネル長が短くなり、ON/OFFの閾値の電圧（Vth）が下がって低電圧で高速のスイッチング動作が可能となり、リーク電流の問題を考えなければ、消費電流を下げながら性能が向上する。

半導体露光装置メーカーは1社か2社の最先端半導体メーカーと共同で次の世代や次々世代の半導体露光装置を開発し、まずその半導体メーカーに向けて製造する。その開発によって生み出された装置を、2～3年程度後に最先端に続く半導体メーカーが量産の為に購入する頃には最先端半導体メーカーはその先の世代の試験運用をはじめる。この循環があるために90nm、65nm、45nmといった飛びとびの値になるのが普通である。2008年初頭の時点での最先端プロセス・ルールは45nmに達している。ただDRAMメーカーだけは例外で、小刻みにプロセスルールを縮小している。DRAM業界の最小プロセス・ルールは2007年には65nm、2008年には57nmと縮小を行い、2013年には32nmを想定している。DRAMの場合はあまりにも進みすぎたDRAMの低価格化のためにしばらくは、DRAMメーカー各社が新規投資を控えて、現有の設備のチューンによってしのいでいくことを予定している為である^[1]。

現在のプロセスルールは使われる光源の波長よりも短い。そのままでは干渉によって回路が期待通りに作る事が出来ないので、予め干渉による変形を補正したマスクが使われる。例えば配線を引く場合、目的の配線幅よりも太くしておくといった措置が行われる。近年、この処理は高度に自動化された。

露光装置(ステッパー)も日々進歩しており、一昔前までは世界中の装置の殆どがニコン、キヤノンなどの日本製であったが、最近はオランダASML社製のステッパーにシェアを奪われつつある。製造の大部分が人間の手作業で行われており、スライドテーブルは非常にキメの細かい砥石で職人が磨いたレールの上に乗せられる。そして光学系は原子単位で表面の曲率が修正されている超高精度なレンズが用いられている。

イールド

イールド（Yield）とは歩留まりとも言う、1枚のウエハから取れる良品ダイの数のことを指す。普通はイールドは率で表わし100%から0%の良品率のことを指し、「イールドは75％」といった使い方になる。PC用のCPUのように、同じ生産ラインで同じ製造工程を経た製品を、完成製品にあとからテストによってグレードを割り振ることがあるので、グレードを下げればイールドが上がるという結果になる。

表面処理

集積回路は半導体表面に各種表面処理を複数実施して製造される。まずウエハにはイオン注入によってドープ物質を打ち込み、不純物濃度を高める措置が行われる(最初に作られるこの層がゲートなどの集積回路の中枢となる)。さらにSOIではウエハに絶縁層を焼きこむか張り合わせる事で漏れ電流を押さえ込む処置が行われる。そしてレジスト膜の塗布、ステッパーによる露光、現像処理によるレジスト処理を複数行い、その間に回路構造物の母体となるシリコンの堆積、イオン注入によるドープ物質の注入、ゲートや配線の土台となる絶縁膜の生成、金属スパッタリングによる配線、エッチングによる不要部分の除去などが行われる（フォトリソグラフィ）。集積回路の立体的な複雑さを配線層の枚数で数える事から4層メタル・6層メタル等と表現する。この表面処理技術は現在進行形であり、High-K絶縁膜、添加物打ち込み、メタルゲート、窒化物半導体素子など新たな技術が発表されている。この新しい技術は、より微細化したプロセス・ルールと共に世に出ると言われている。

ダイとウエハ

集積回路の母材となるウエハを構成する半導体物質は、一般的な集積回路においてその殆どがシリコンである。しかし、高周波回路などの素子では、ガリウム砒素（通称ガリヒソ・GaAs）などの超高速スイッチングが可能な素子を作る事ができる材料が用いられる。また一度姿を消したものの、低電圧で高速な回路を作りやすいゲルマニウムも復活している。ウエハを薄く切り出す前の材料である単結晶インゴットの純度の高さ、結晶欠陥の割合、直径は製造できる半導体素子の歩留まりとコストを大きく支配する。2007年末現在のウエハの直径は300mmに達する。ここまで大きなインゴットを引き上げるには、従来の技術だけでは欠陥を低くする事が難しく多くのメーカーが揃って壁に突き当たった時期があった。ブレークスルーとしてシリコン単結晶引き上げ装置のるつぼを超伝導磁石で囲みこみ溶融したシリコンの対流を強力な磁場で止め安定した欠陥の少ない単結晶を作る技術が開発され、各半導体メーカーは一斉に300mmウエハへの対応を発表した。

クリーンルーム

半導体工場の生産ラインは、それ自体が巨大なクリーンルームとなっている。生物学的クリーンルームよりも、半導体製造現場のほうが遥かに清浄度が高い。ウエハ上の1つの細菌細胞はトランジスタを100個近くを覆い隠す。2008年現在の先端プロセス・ルールである45nm（ナノメートル）はウイルス以下の大きさである。製造中の半導体は人間がいる環境ではどこにでもあるナトリウムに大変弱く、それが絶縁膜に浸透する為、特にCMOS トランジスタには致命的とも言える。半導体工場のクリーンルーム内に導入される空気は、部屋や場所ごとに設定されたクリーン度に応じて、何度もHEPA（High Efficiency Particulate Air）フィルターやULPA（Ultra Low Penetration Air）フィルターで空中微粒子を濾しとられたものが使われる。また水はイオン交換樹脂とフィルターによって空気同様に水中微粒子を徹底的に除去された超純水を使用している。大量のナトリウムを含み、皮膚から大量の角質細胞の破片を落下させ、振動をもたらす人体は半導体プロセスにとって害をなす以外の何物でもなく、クリーンスーツ、いわゆる“宇宙服”を着て製造ラインを汚染しないようにしている。もっとも工場は高度に自動化されており、人間が製造ラインに出向くのは機械の故障といったトラブルがあった時だけである。

後処理（ポストプロダクション）

CPUのような超大規模集積回路などでは歩留まりがあまりにも低く、ウエハから完全良品が殆ど得られないといった事態が発生する。同様の事象は液晶ディスプレイ、ハードディスクドライブのプラッタにも見られる。この為、予め回路に冗長性を持たせておき、不良回路を検査工程でヒューズを焼き切ったりする事で切り離して不良品を良品にする処理が行われる（DFM技術）。例えば、ソニーのプレイステーション3に搭載されているのCellプロセッサーは8つあるサブコアのうち通常使用可能なコアは7つで、不良コアを後処理で切り離される事が仕様上組み込まれている。フラッシュメモリーなどメモリデバイスでは冗長ビットを設けておき不良セルをコントローラ回路が自動認識し代替処理が行われる。 PROMを混載したSoC製品ではブートストラップ・プログラムをEEPROMに書き込む作業も行われる。ブートストラップ・プログラムを使い分ける事によって、同一のマスクから異なるグレードや入出端子の異なる集積回路を作り出す事ができる。またCPU等の製品で、実際に動作可能な最高速度に応じたクロック倍率を後処理で設定する事で、グレードの異なる製品を同一生産ラインから製造している。良品としてマーキングされた回路はウエハから切り出され、シートに貼り付けられたダイとなる。その後パッケージングされ、ベイキング過程を経て製品となる。後処理は後工程とも言われ、専業とする企業がある等、集積回路にとっては重要な工程と言える。

集積回路

目次

概要

内部の素子の接続法による分類

モノリシック集積回路

ハイブリッド集積回路

規模（集積度）別分類

パッケージ

歴史

ICの誕生

SSI、MSI、LSI

VLSI

ULSI、WSI、SOC

プロセス

プロセス・ルール

イールド

表面処理

ダイとウエハ

クリーンルーム

後処理（ポストプロダクション）

機能別分類

ASIC、システムLSI（特定用途向け IC・LSI）

ASSP

デジタル制御用LSI

汎用メモリ

専用メモリ

アナログ集積回路

複合製品

その他

関連項目

番組・書籍

脚注